삼성전자는 지난달 30일 열린 콘퍼런스콜(실적설명회)에서 “올 2분기에 3D 패키징(3D IC)을 적용할 수 있는 4㎚ 파운드리 공정을 준비할 것”이라고 발표했다. 패키징은 서로 다른 칩을 연결해 한 칩처럼 작동하게 하는 공정이다. 이 중 3D 패키징은 칩을 수평으로 배치하는 일반 패키징과 달리 수직으로 쌓는 게 특징이다.삼성전자의 발표는 4㎚ 파운드리 공정에서 생산한 중앙처리장치(CPU), 애플리케이션프로세서(AP) 같은 칩에 다른 공정에서 만든 칩을 쌓아 올리는 게 가능하도록 하겠다는 의미다. 삼성전자 관계자는 “3D 패키징을 통해 칩을 만들면 평면에 여러 칩을 배치할 때보다 데이터 이동 거리가 짧아진다”며 “칩 간 통신 속도가 더 빨라지고 공간이 절약됨으로써 비용도 줄일 수 있다”고 설명했다.
삼성전자는 지난해 임시 데이터 저장소 역할을 하는 S램을 CPU 등 프로세서 위에 쌓는 ‘SAINT-S’의 기술 검증을 완료했다. 올해엔 프로세서 위에 데이터 저장용 D램을 올리는 ‘SAINT-D’, AP 같은 프로세서를 위아래로 배치하는 ‘SAINT-L’의 기술 검증을 마칠 계획인 것으로 알려졌다.
3D 패키징 도입 선언은 AI·고성능 컴퓨팅(HPC)용 칩을 설계해 파운드리에 생산을 맡기는 미국 AMD 등 고객사를 겨냥한 것으로 분석된다.
황정수 기자 hjs@hankyung.com
