채널 저항 감소 및 성능·전력 효율 확보…물리적 한계 돌파
(서울=연합뉴스) 김민지 기자 = 삼성전자와 포스텍이 차세대 초고적층 3D 낸드 메모리 반도체의 한계를 돌파할 수 있는 기술을 개발, 성능과 전력효율을 동시에 확보할 수 있는 발판을 마련했다.
포스텍(포항공과대학교) 신소재공학과·반도체공학과 황현상 교수, 신소재공학과 통합 과정 권오혁 씨 연구팀은 삼성전자 반도체연구소·메모리사업부와의 공동 연구를 통해 '3D 낸드' 채널 내부 실리콘 결정의 성장 방향을 제어하는 기술을 개발했다고 7일 밝혔다.
해당 연구는 반도체 분야 최고 권위 학회 '2026 IEEE 국제 VLSI 기술 및 회로 심포지엄'에서 발표됐으며, 국제 학술지 '네이처 일렉트로닉스'의 '리서치 하이라이트'에 선정되며 성과를 인정받았다.
3D 낸드는 더 많은 데이터를 저장하기 위해 정보를 저장하는 셀을 수백 층까지 쌓은 제품이다.
하지만 적층이 높아질수록 데이터를 전달하는 수직 통로인 '실리콘' 채널 저항이 증가하면서 데이터 처리 속도와 읽기 성능이 떨어지는 문제가 발한다.
연구팀은 이를 해결하기 위해 긴 채널 전체에 전류가 잘 흐를 수 있도록 결정 성장 방향을 유도하는 시드층을 만들어 3D 낸드 채널 표면에 적용했다.
이를 실제 155단 3D 낸드 구조에 적용, 3D 낸드 채널의 결정 성장 방향을 정밀하게 제어해 채널 전체를 균일하게 정렬된 결정화하는 데 성공했다.
업계에서는 저장 용량을 높이기 위한 적층 기술이 심화하는 상황에서 이번 연구가 채널 저항을 낮추고 성능과 전력효율을 동시에 확보할 수 있는 기반을 마련했다고 보고 있다.
삼성전자는 최근 미국에서 열린 'FMS 2026'에서 400단 이상을 수직 적층한 10세대 V낸드 'V10 BV-낸드'를 업계 최초로 공개하고 'z낸드-O'(zNAND-O)를 선보이는 등 차세대 낸드 설루션 개발에 주력하고 있다.
jakmj@yna.co.kr
(끝)
ADVERTISEMENT
<저작권자(c) 연합뉴스, 무단 전재-재배포, AI 학습 및 활용 금지>
ADVERTISEMENT
ADVERTISEMENT
ADVERTISEMENT
ADVERTISEMENT