최첨단 파운드리 공정…TSMC 올해 시범생산, 2025년 양산 목표
삼성전자도 2025년 양산 계획…곧 파운드리 로드맵 발표 주목
(서울=연합뉴스) 김아람 기자 = 최첨단 파운드리(반도체 위탁생산) 공정인 2나노(㎚·10억분의 1m) 기술 선점을 둘러싼 글로벌 반도체 업체 간 경쟁이 치열하다.
나노는 반도체 회로 선폭을 의미하는 단위로, 선폭이 좁을수록 소비전력이 줄고 처리 속도가 빨라진다. 현재 가장 앞선 양산 기술은 3나노다.
◇ 선수 친 TSMC…"올해 2나노 시범 생산"
11일 업계에 따르면 세계 파운드리 1위 대만 TSMC와 2위 삼성전자가 2나노 기술 개발을 두고 경쟁하는 가운데 미국 인텔과 일본 라피더스도 '참전'을 선언했다
이런 상황에서 TSMC가 선공에 나서면서 각축전이 벌어지는 2나노 경쟁에 새삼 이목이 쏠리고 있다.
최근 대만 언론은 TSMC가 2나노 공정 반도체 제품의 시범 생산 준비에 착수했으며, 올해 2나노 제품을 소량으로 시범 생산할 예정이라고 보도했다.
TSMC 측은 구체적인 2나노 관련 사항에 대해선 말을 아끼고 있다. 다만 기술 개발이 순조로우며 계획대로 2025년 양산이 목표라는 입장을 거듭 밝혔다.
웨이저자 TSMC 최고경영자(CEO)는 지난 1월 콘퍼런스콜에서 "2나노 관련 일정이 예상보다 이상적으로 진행되고 있다"며 "2024년 시범 생산, 2025년 양산이 가능할 것으로 보인다"고 말한 바 있다.
앞서 TSMC는 작년 12월 3나노 제품 양산에 들어갔다. 또 이르면 2026년에 1나노 공장을 착공해 2027년 시범 생산, 2028년 양산을 시작한다는 목표도 세웠다.
TSMC가 2나노 제품을 생산하면 애플과 엔비디아 등이 첫 고객이 될 것으로 대만 언론은 예상했다.
◇ 삼성 "5년 안에 TSMC 따라잡겠다"
삼성전자는 지난해 6월 세계 최초로 차세대 트랜지스터인 GAA(Gate-All-Around) 구조를 적용한 3나노 양산을 시작했다. TSMC가 양산을 공식화한 3나노는 기존 핀펫(FinFET) 트랜지스터 구조다.
삼성전자도 TSMC와 같은 2025년에 2나노 양산에 들어가고, 2027년에는 1.4나노까지 도입하겠다는 로드맵을 작년 10월 발표했다.
아직 삼성전자는 파운드리에서 생산 능력(캐파) 부족 탓에 TSMC와 격차를 좁히지 못하고 있다. 업계에서는 두 회사 캐파가 약 3배 정도 차이 난다고 본다.
대만 시장조사업체 트렌드포스에 따르면 TSMC의 작년 4분기 파운드리 시장 점유율은 58.5%로, 15.8%인 삼성전자를 크게 앞선다.
경계현 삼성전자 DS부문장(사장)도 최근 한국과학기술원(KAIST) 강연에서 "파운드리는 TSMC가 우리보다 훨씬 잘한다"며 "냉정히 얘기하면 4나노 기술력은 우리가 2년 정도, 3나노는 길이 다르지만 1년 정도 뒤처진 것 같다"고 말했다.
다만 그는 "2나노로 가면 TSMC도 GAA로 갈 텐데 그때가 되면 (TSMC와) 같게 갈 것"이라고 자신하며 5년 안에 TSMC를 따라잡겠다는 목표도 제시했다.
삼성전자는 이달 27∼28일 미국을 시작으로 한국, 독일, 일본, 중국 등에서 파운드리 사업 로드맵과 신기술을 발표하는 파운드리 포럼을 연다.
작년 10월 파운드리 포럼에서 1.4나노 양산 계획을 처음 공개한 만큼 이번에도 삼성전자가 새로운 사업 청사진을 선보일지 업계에서 주목하고 있다.
◇ 인텔·라피더스도 가세…기술력은 아직 뒤처져
현재 5나노 이하 파운드리 양산은 세계에서 TSMC와 삼성전자만 가능한데, 미국 인텔과 일본 신생 업체 라피더스도 2나노 경쟁에 뛰어들었다.
인텔은 지난 2021년 파운드리 사업 재진출을 발표하면서 2023년 하반기에 3나노, 2024년에 2나노, 2025년에 1.8나노 제품을 생산하겠다고 선언했다.
이를 위해 인텔은 200억달러(약 25조원)를 투자해 미국 애리조나주에 파운드리 공장을 짓기로 하는 등 대대적인 투자에 나섰다.
수십 년간 중앙처리장치(CPU) 중심으로 업계 선두를 지킨 인텔은 시장 변화에 대응하지 못하면서 파운드리 주도권을 TSMC와 삼성전자에 내준 바 있다.
일본이 반도체 부흥을 위해 8개 대기업 출자로 작년 하반기 설립한 라피더스도 2027년에 2나노 제품을 양산하겠다고 밝혔다. 이에 앞서 2025년까지 2나노 시제품 라인을 구축한다는 계획이다.
그러나 뒤처진 일본 반도체 업계에서 현재 양산 가능한 최신 공정은 40나노에 멈춰 있다. 40나노는 TSMC가 15년 전인 2008년에 도입한 공정이다.
1980년대에 세계 시장을 석권한 일본 반도체 산업은 한국과 대만에 밀려 쇠락했으나, 최근 일본 정부의 적극적인 지원을 등에 업고 부활을 시도하고 있다.
rice@yna.co.kr
(끝)
<저작권자(c) 연합뉴스, 무단 전재-재배포 금지>
