-- 세계 최첨단 5nm 공정을 채용
AsiaNet 82789
(후쿠오카, 일본 2020년 2월 12일 AsiaNet=연합뉴스) 일본 남서부 후쿠오카 기반의 TRIPLE-1, Inc.(이하 "TRIPLE-1")가 세계 최첨단 5nm 공정을 적용한 딥러닝용 AI 프로세서 'GOKU'를 개발했다고 발표했다.
로고:
https://kyodonewsprwire.jp/prwfile/release/M105925/202002056475/_prw_PI1im_ZR3VAL3t.png
- 개관
'GOKU'는 TSMC 7nm 공정을 채용한 'KAMIKAZE'의 개발에서 탄생한 세계 최첨단 5nm 공정을 채용한 딥러닝용 AI 프로세서다. GOKU는 2017년 2월에 시작된 'KAMIKAZE' 프로젝트에서 양성된 첨단 공정에서 설계 능력, 전력 소비 최적화 및 수율 개선 같은 핵심 노하우를 활용한다.
그뿐만 아니라 20년 넘게 ASIC 개발에 참여한 TRIPLE-1의 엘리트 엔지니어들은 여러 과학연구소(AI 핵심 아키텍처와 관련된 연구소)와 협력하며 회로를 설계한다. 1단계 시제품이 완성된 상태이며, TRIPLE-1은 이 시제품의 성능을 검사하고 있다. 2021년에 대량생산을 개시할 계획인 TRIPLE-1은 2020년 이내에 대량생산 제품에 더 근접한 시제품을 완성시킬 예정이다. 이 제품은 전 세계 데이터 서버나 딥러닝 센터 용도로 장비와 장치 제조업체에 판매될 예정이다. TRIPLE-1은 이미 여러 업체와 상업 거래 논의에 들어갔다.
사진:
https://kyodonewsprwire.jp/prwfile/release/M105925/202002056475/_prw_PI2lg_aL0m486W.jpg
(* 사진은 예상 완제품 이미지이며, 실제 제품과 다를 수 있습니다.)
- 개발 배경
최근 수 년 동안 IT 대기업을 비롯해 중국에서 빠르게 성장하고 있는 신생업체들을 포함해 다양한 기업이 AI 칩 시장에 진출했다. 첨단 AI 칩 개발 경쟁이 심화됨에 따라, 딥러닝 AI 프로세서 시장에서는 몇몇 주요 업체에 의한 소수 독점 공급이 계속되고 있다. 아직 12nm 공정보다 작은 대량생산 칩은 없는 상태다.
그에 반해 2030년에는 데이터센터의 전기 소비량이 전 세계 전기 에너지 중 10% 이상을 차지할 전망이다. TRIPLE-1에 따르면, 딥러닝용 AI 프로세서는 다량의 데이터를 학습 및 처리하는 데 높은 '전산력'을 필요로 할 뿐만 아니라, 에너지 보존과 비용 절감 측면에서 엄격한 '전력 소비' 시각도 필요하다고 한다.
그에 따라 TRIPLE-1은 세계 최첨단 5nm 공정을 채용하고, 이 첨단 공정에서 독자적인 저전력/고성능 기술과 설계 노하우를 활용해 초저전력 소비에 집중한 딥러닝용 AI 프로세서 'GOKU'를 개발하는 프로젝트에 돌입했다.
- 세계 최첨단 5nm 공정을 기반으로 하는 딥러닝용 AI 프로세서 'GOKU'
특징: 세계 최첨단 5nm 공정을 채용함으로써, 전통적인 공정보다 전력 효율성이 10배 더 높다.
TRIPLE-1의 목표는 기존 제품(공정: 12nm)과 비교해서 동일 성능의 10분의 1 수준으로 전력 소비량을 줄이는 것이다. 또한, 기존 제품에서는 불가능한 저전압 작동을 특징으로 하는 제품을 만드는 것이다.
- 공정: 5nm
- 전력 소비: 100W
- 최고 성능(절반 정밀도): 1 PFLOPS (1,000 TFLOPS)
- 전기 효율성(절반 정밀도): 10 TFLOPS / W
특징: 여러 개의 연산 장치를 연결시키는 설계
시냅스가 복잡한 방식으로 신경 세포를 연결하는 인간의 뇌 구조와 마찬가지로, 딥러닝 AI 프로세서에서도 매우 복잡한 인터-코어 커뮤니케이션을 비롯해 다량의 커뮤니케이션도 중요하다.
독자적인 회로설계 기술을 이용하는 'GOKU'는 하나의 대형 주형에서 가능한 한 많은 소규모 연산 단위를 정리하고, 이들 연산 단위 사이에서 가능한 한 많은 커뮤니케이션(상호연결) 고리를 확보하도록 설계됐다. GOKU는 인간의 뇌와 더 닮도록 설계되었다.
특징: 승수 성능을 최적화하고자 부분적인 아날로그 설계
전력 소비량이 많은 승수 회로를 아날로그 설계했다. 디지털(자동 배치와 배선) 대신 아날로그(수동 배치와 수동 배선)로 설계함으로써, 수동으로 신중하게 설계하고, 전력 소비를 최소로 줄일 수 있게 됐다.
- 5nm 도전. 첨단 공정에 사용되는 독자적인 수율 개선 기술
공정이 작아지면 수율 문제가 더 복잡해진다. 기존 공정에서 수율을 결정하는 주된 요인은 고착 고장(stuck-at fault)과 로트(lot) 간의 특징적인 변이였다. 그러나 고도로 발전된 공정에서는 단일 웨이퍼에서 발생하는 칩 간의 특징적인 차이와 단일 칩 내에서 발생하는 변이가 주로 문제가 된다. 이는 대량생산 시 제조 비용과 직접적으로 연결되는 심각한 문제다. 이 문제를 해결하려면 반도체를 생산하는 파운드리(하청 칩 제조기업)의 제조 기술을 개선해야 한다는 것이 일반적인 상식이다.
이러한 상황을 고려한 TRIPLE-1은 첨단 공정에서 특징적인 변이의 영향을 줄이고, 효과적인 수율을 개선하는 독특한 회로 설계 기술을 상용화하는 데 성공했다. TRIPLE-1은 이를 통해 성능을 높일 뿐만 아니라, 비용 면에서도 경쟁력 있는 제품을 생산할 수 있다. TRIPLE-1의 제품은 전 세계적으로 사용될 것이다.
TRIPLE-1 개요
상호: TRIPLE-1, Inc.
대표자: 대표이사 CEO Takuya Yamaguchi
기업 본사: 7F IT Bldg.2, 1-14-20 Hakataeki-Higashi, Hakata-ku Fukuoka-shi, Fukuoka Pref., Japan
자본금: 3,662,895,398엔(자본준비금 포함)
웹사이트: https://triple-1.com/en/
자료 제공: TRIPLE-1, Inc.
[편집자 주] 본고는 자료 제공사에서 제공한 것으로, 연합뉴스는 내용에 대해 어떠한 편집도 하지 않았음을 밝혀 드립니다.
(끝)
<저작권자(c) 연합뉴스, 무단 전재-재배포 금지>