TSMC, 첨단 공정·패키징 등에 42조원 자본지출 승인
장기적 생산 능력 확보 위해 자본 투입 결정
(타이베이=연합뉴스) 김철문 통신원 = 세계 최대 파운드리(반도체 위탁생산) 업체인 대만 TSMC가 첨단 공정과 패키징 등에 294억4천250만 달러(약 42조원)에 달하는 자본지출을 승인했다.
12일 자유시보와 중국시보 등 대만언론은 소식통을 인용해 TSMC가 전날 처음 남부 가오슝 2나노(nm·10억분의 1m) 공정 공장에서 열린 이사회에서 장기적인 생산 능력 확보를 위해 이같은 자본 지출 계획을 승인했다고 보도했다.
이 소식통은 TSMC 이사회가 승인한 자본지출이 첨단 공정, 첨단 패키징, 성숙 및 특수 공정 고도화, 공장 건설 등에 투입된다고 설명했다.
소식통에 따르면 TSMC는 이미지 센서 분야 세계 1위인 일본 소니와의 구마모토현 차세대 이미지 센서 생산 관련 신규 합작 투자 법인의 주식 지분 최대 2천820억엔(약 2조5천억원)어치를 인수할 예정이다.
소니는 TSMC의 첨단 공정을 활용해 차세대 이미지 센서 반도체의 연구개발(R&D) 및 제조 과정을 거쳐 2029년 양산을 목표로 하고 있으며, 향후 최신 로봇과 자율주행차 분야에 초점을 두고 있다고 소식통은 전했다.
앞서 TSMC는 지난달 중순 올해 2분기 법인실적설명회에서 첨단 공정용 AI 칩에 대한 수요가 매우 강하고 주요 고객과 클라우드 서비스 제공업체의 수요가 계속 증가하고 있어 2029년부터 2030년까지 이미 수주 가시성이 확보됐다고 밝힌 바 있다.
TSMC는 이 설명회에서 연간 자본지출 전망치를 기존 500억달러대에서 600억∼640억달러(약 88조7천억∼94조6천억원) 수준으로 상향 조정했다.
한편, 허쥔 TSMC 첨단 패키징 기술·서비스 부문 부사장은 전날 타이베이 난강전람관에서 열린 2026 OCP APAC Summit에서 자사가 올해 이미 5.5배(5.5x) 레티클 크기의 첨단 반도체 패키징 기술인 '칩 온 웨이퍼 온 서브스트레이트'(CoWoS)를 양산하고 있으며, 2029년에는 14배(14x) 레티클 크기의 CoWoS를 선보일 것으로 내다봤다.
CoWoS는 그래픽처리장치(GPU)와 고대역폭메모리(HBM) 칩을 하나의 기판 위에 쌓아 처리 능력을 높이는 동시에 공간을 절약하고 전력 소비를 줄이는 첨단 패키징 공정이다.
jinbi100@yna.co.kr
(끝)
<저작권자(c) 연합뉴스, 무단 전재-재배포, AI 학습 및 활용 금지>