세계 최대 파운드리(반도체 수탁생산) 업체인 대만 TSMC가 최첨단 2나노(㎚·10억분의 1ｍ) 공정 반도체 양산에 들어갔다. 나노는 반도체 회로 선폭을 의미하는 단위로, 선폭이 좁을수록 소비전력이 줄고 처리 속도가 빨라진다.
31일 대만 언론에 따르면 TSMC는 남부 가오슝 난쯔 과학단지에 위치한 22 팹(반도체 생산공장)에서 2나노(N2) 제품을 양산 중이라고 전날 공식 홈페이지를 통해 밝혔다.
TSMC는 이번 N2 공정에 1세대 게이트 올어라운드(GAA) 나노시트 트랜지스터 기술을 적용했다. 이를 통해 기존 공정보다 연산 성능은 높이고 전력 소비는 크게 줄였다는 설명이다.
아울러 N2 성능 향상을 위해 반도체 칩 위에 전기적 연결을 위한 금속 와이어와 절연층을 형성하는 RDL(Redistribution Layer·재배선)과 초고성능 금속 절연체 금속(SHPMIM) 커패시터 등을 개발해 표면저항(Rs)과 통과 저항(Rc)을 각각 50% 감소시켰다고 밝혔다.
이 같은 기술 혁신을 통해 전원 공급의 안정성과 에너지 효율이 전반적으로 향상됐으며, 고성능 연산이 필요한 차세대 반도체 수요에 대응할 수 있는 기반을 마련했다는 평가가 나온다.
특히 TSMC의 N2 공정이 핀펫(FinFET) 트랜지스터 기술에서 도약한 GAA 나노시트 트랜지스터 기술을 처음 사용하는 기술 혁신을 보였다고 소식통은 덧붙였다.
다른 소식통은 TSMC가 남부 22 팹의 N2 공정 양산을 공개했지만, 북부 신주과학단지의 바오산 지역 20 팹의 제1공장에서 22 팹보다 먼저 양산을 시작했다고 전했다.
현재 두 공장의 월간 생산 능력은 약 5만개 수준으로, TSMC는 이를 내년 말 10만개 이상, 2027년에는 20만개 이상으로 확대하는 방안을 검토 중인 것으로 전해졌다.
(사진=연합뉴스)